F-060

F-060

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)有許出版公司會号

特開平5-283284

(45)公開日 平成5年(1993)10月28日

(51)tm:Cl' H01C 4/40 H01F 15/00 17/00 41/04 H01C 4/08	被抗心等 广门盖因者等 3 2 1 9174—5E D 7129—5E D 7129—5E C 8019—5E 1 0 1 8019—5E	F I 参连原本 未請求	技術表示値所 前求項の数 5 (全 10 頁) 最終頁に数 (
(21)出版書号	特膜平4—78890	(,	000005821 松下取器直套株式会社
(22)出顧日	平坂4年(1992) 3月31日	(72)発明者	大级用于其市大学门直1006番地 牧野 治 大级用于其市大学門直1008番地 松下電器 室隶株式会社内
			木村 海 大阪府門其市大字門真1006番地 松下電器 座架株式会社内
		(72)売労者	井端 昭彦 大阪府門真市大学門真1006番地 松下電器 産業権式会社内
		(74)代理人	弁理士 小概治 明 (外2名) 教教頁に称く


(54)【発明の名称】 チップ配ノイズ対策用フィルテおよびその製造方法

(57)【要約】

(目的) ディジタル機器の小型・薄型化に伴う高密度 実装回路基板のノイズ対策部品として、小型低貨で優れ た実践性と量差性を有したチップ型ノイズ対策用フィル タを提供する。

【様成】 角板状のセラミック基板10と、セラミック基板10の一方の面上に形成された磁性体層に厚膜導体パターンを内設するインダクタ層20と、セラミック基板10の他方の面上に形成された設電体層に厚膜導体対向電極を備えたコンデンサ層30と、これらの積層体の始級に設けた第1の信号ライン用外部電極40、第2の信号ライン用外部電極50およびアース用外部電極60とを備えてフィルタを構成したことにより、実践性と量産性の優れたチップEMIフィルタが得られる。

D---セスペク基項 B---インタワタ月 33--マンダンデル P---スペクラン県共科を D---アンスペクラン B----一対の電源



【特許課状の短囲】

【諸水項1】角板状のセラミック基板と、このセラミック基板の一方の面上に形成された田性体層に厚膜導体パターンを内投するインダクタ層と、前記セラミック基板の他方の面上に形成された誘電体層に厚膜導体からなる対向電極を備えたコンデンサ層と、これらの程層体の端部に配投した第1の信号ライン用外部電極と対向した場部に配投した第2の信号ライン用外部電極と対向した場部に配投した第2の信号ライン用外部電極と、前記程層体の他の場部に前記対向電極と電気的に接続されたアース用外部電極とを少なくとも備えてフィルタを構成したことを特徴とするチップ型ノイズ対策用フィルタ。

【請求項2】対向電極が一対からなり、第1の信号ライン用外部電極が厚膜導体パターンの一端と前配対向電極の一方とに電気的に接続され、第2の信号ライン用外部電極が前配厚膜導体パターンの他端と電気的に接続され、アース用外部電極が前配対向電極の他方と電気的に接続されてL型フィルタを構成したことを特徴とする請求項1記載のチップ型ノイズ対策用フィルタ。

【請求項3】対向電極が一対でその一方が2個からなり、第1の信号ライン用外部電極が厚膜導体パターンの一端と前記対向電極2個のうちの一方とに電気的に接続され、第2の信号ライン用外部電極が前記厚膜等体パターンの他端と前記対向電極2個のうちの他方とに電気的に接続され、アース用外部電極が他方の前記対向電極と電気的に接続されてπ型フィルタを構成したことを特徴とする請求項1記載のチップ型ノイズ対策用フィルタ。

【議求項4】対向電極が一対からなり、この対向電極の一方が写開幕体パターンと電気的に接続され、第1の信号用外部電極が前記写真導体パターンの一端に電気的に接続され、第2の信号ライン用外部電極が前記写真等体パターンの他端に電気的に接続され、アース用外部電極が前記す前電極の他方と電気的に接続され、アース用外部電極が前記す前電極の他方と電気的に接続されてT型フィルタを構成したことを特徴とする議求項1記載のチップ型ノイズ対策用フィルタ。

【I散状項5】 焼結体からなるシート状セラミック基板の一方の面に磁性体層および厚陰媒体ペターンを形成して複数像のインダクタ層を形成する工程と、前配シート状セラミック基板の他方の面に誘電体層および対向電極を形成してコンデンサ層を形成する工程と、前配インダクタ層および前配コンデンサ層を形成した前配シート状セラミック基板の一部配子が、カートがである。 前配コンデンサ層を含む場合にでは、この一次分割後の前配シートンサフミック基板の間にインダクタ間となどを表し、この信号ライン用外部電極を形成した後二次分割してチップで超分化する工程と、このチップの場合にアース用外部電極を形成する工程と、このチップの場合にアース用外部電極を形成する工程と、このチップの場合にアース用外部電極を形成する工程とを有するチップ型ノイズ対策用フィルタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本等別は、小型電子復設の高密度 実験回路基板に面実験して使用するチップ型ノイズ対策 用フィルタ(以下、チップEMIフィルタと配す)およ びその製造方法に関するものである。

[0002]

【従来の技術】近年、チップEMIフィルタは、配性素体とチップコンデンサとの複合型を始めとして、種々のタイプのものが基本改英法国路差板の高周波ノイズ対策用部品として多用されている。

【0003】以下に従来の接合型のチップEMIフィルタについて図面を参照しながら設別する。図17は従来のチップEMIフィルタの分解幹税図を、また図18はその等値回路図を示すものである。図17において、110はほぼ直方体のチップ状の磁性素体で、この磁性素体110の表面の中央部に穴111が、その表面の所定位置に複数の貫通媒体孔112,113,114,115が、またその表面および側面に端子電極116,117,118,119がそれぞれ設けられている。

【0004】120は一対の端面電極121、122を有するコンデンサ系子で、磁性系体110の穴111に埋設されている。そして、磁性系体110の端子電極18、119とコンデンサ系子120の端面電極121、122とが導通板123、124により電気的に接続され、3端子の下型のLCフィルタに構成されていま

【0005】このようなチップEMIフィルタは、図18に示すように、2個のインダクタLID, L11と1個のコンデンサC10とが一体化されて小形化された構成となっており、これを回路基板に実践したとき、ICピンに近接して温度質に実装することができる。

[0006]

【発明が解決しようとする課題】しかしながら上配の従来の構成では、製品形状に起因する実践性面、量産性面で大きな問題点を有していた。すなわち、フィルタとして11033よび1110インダクタンス値の大きなものを得るためには、重通集体礼の距離がある程度必要でどうしてもチップ高さが高くなり、低間化には現界がある。また、2個のコンデンサと1個のインダクタからなる不型のしてフィルタを構成するには、磁性条体に2個のチップコンデンサ素子を埋め込んで一体化する必要があり、チップサイズが延端に大きくなって基度実践には通さなくなる。さらに、磁性条体がほぼ直方体の形状をしているため、重通導体礼や端子電極の形成を個片状態で形成しなければならず、どうしても複雑な工程を必要とする。このため、量産には向かないという問題点を有していた。

【0007】本発明は上記従来の問題点を解決するもので、従来の複合型チップEMIフィルタでは実現できない優れた実践性と量差性を有したチップEMIフィルタおよびその製造方法を提供することを目的とする。

[0008]

【課題を解決するための手段】この目的を選成するために本発別のチップEMIフィルタは、角板状のセラミック巻板と、このセラミック巻板の一方の面にインダクタ 居、他方の面にコンデンサ層をそれぞれ設け、これらを外部電極で接続してLCフィルタ回路を構成するものである。

【0009】また、その製造方法は角板状のセラミック 基板の一方の面に複数個のインダクタ層を、他方の面に コンデンサ層を形成した後一次分割し、さらに外部電極 を形成した後二次分割してチップEMIフィルタ製造す るものである。

[0010]

【作用】本発明のチップEMIフィルタは、焼結体の強固なセラミック基板をベースとしているため、関型で低質であると同時にチップ外形寸法のはらつきが小さくなり、高速度な実践に適している。また、シート状のセラミック基板上にインダクタ層等を印刷等により一度に多数低形成するため、角板型厚膜チップ抵抗器と同様に製造が容易で量産性に富む。このため、従来の複合型チップEMIフィルタでは実現できない優れた実践性と量産性を有したチップEMIフィルタを提供できる。

[0011]

【実施列】以下本発明の実施例について、図面を参照しながら説明する。

【0012】(実施例1)図1は本発明の第1の実施例におけるチップEM1フィルタの一部切欠純税図、図2はその等価値路を示す図、図3はその構造説明のための要部分解準税図である。また、図4~図6はその製造方法を説明するためのセラミック基板の平面図である。

【0013】図1~図3において、10は角板状のアルミナ系規結体からなるセラミック基板、20はセラミック基板10の一方の面に形成したインダクタ層で、インダクタ層20は一対の磁性体層20a,20bとその間に挟まれた厚膜媒体パターン70とから構成されている。30はセラミック基板10の他方の面に形成したコンデンサ層で、練電体層30a,30bと対向電極80,90とで構成されている。40は厚膜媒体パターン70の一端と対向電極80とを接続する第1の信号ライン用外部電極、50は厚膜媒体パターン70の他端と接続された第2の信号ライン用外部電極、60は対向電極90と接続されたアース用外部電極、60は対向電極90と接続されたアース用外部電極である。

【0014】このチップEMIフィルタは、図2に示す ように、1つのインダクタLiと1つのコンデンサCIと を有するL型の構成となっている。

【0015】以上のように構成されたチップEMIフィルタについて、図4〜図6を用いてその製造方法を設明する。図4(A)に示すような分割後の1個片が3.0×1.5mの角板状のセラミック基板10になるように総構に一次分割簿16と二次分割簿17を加工したアル

ミナ系のシート状セラミック番板11の片面に、図4 (B)に示すように、NiZnCu系のフェライトを主成分とする磁性体層20aをスクリーン印刷によって形成した後、図4(C)に示すようにAgーPd系の厚頭等体パターン70を印刷形成し、さらにその上に、図5(A)に示すようにNiZnCu系のフェライトを主成分とする磁性体層20bを回標に印刷形成し、800℃~1200℃で1時間浸成する。

【0016】次に、図5(B)に示すように、シート状セラミック基板11の他方の面にAs-Pd系の厚膜等体ペーストをスクリーン印刷して対向電極80を形成し、図5(C)に示すようにマグネシウム・ニオブ酸給系あるいはチタン酸パリウム系の厚膜コンデンサペーストをスクリーン印刷して設電体層30aを形成する。さらにその上に、図6(A)に示すように、一部が対向電極80と重なって図2のコンデンサく1を得るようにAs-Pd系の厚膜等体ペーストをスクリーン印刷して対向電極90を形成した後、図6(B)に示すように、図5(C)と同様に厚膜コンデンサペーストをスクリーン印刷して誘電体層30bを形成し、これを800から1200℃で1時間原成する。

【0017】次に、シート状セラミック基板11の一次分割講16に沿って分割した後、図6(C)に示すように分割された両端面に、第1の信号ライン用外部電極40および第2の信号ライン用外部電極50をAs-Pd系の厚膜媒体ペーストを塗布し、550℃から900℃で1時間規成することによって形成する。最後に二次分割講17に沿って分割して個片にした後、アース用外部電極60を信号ライン用外部電極40,50の場合と同様に塗布、規成レてチップEMIフィルタを完成させる。

【0018】本実施例によるL型チップEM!フィルタと従来のL型チップEM!フィルタの挿入損失一局波数特性を測定して比較したところ、従来と同等以上の優れた性情能有していた。また、多数の両者のチップEM!フィルタをチップマウント機によりプリント基板上にマウントし、はんだ付けしてそれらの実施性を比較評価したところ、本実施例のチップEM!フィルタはチップの割れ、位置ぎれ、はんだ不良が皆無であった。このように、本実施例によるチップEM!フィルタは、実験性の点で優れた効果が得られる。

【0019】さらに、本実施例のチップEMIフィルタの製造方法によれば、機械的強度が高く寸法精度の高い 燃結体のシート状セラミック基板11をベースとしてインダクタ層20とコンデンサ層30を多数(個投けるため、多数個のチップEMIフィルタを効率良くしかも高 精度に一括形成できる。このように本実施例のチップE MIフィルタの製造方法は、量産性の点で優れた効果が 得られる。

【0020】(実施例2)図7は本発明の第2の実施例

におけるチップEM!フィルタの一部が欠到社図、図8はその等値回路を示す図、図9はその構造部別のための 壁部分解算機図である。

【0021】図7~図9において、10はセラミック委 板、20はインダクタ層、20 a、20 bは磁性体層、31はコンデンサ層、30 a、30 bは誘電体層、40、50は信号ライン用外部電極、60はアース用外部電極、70は厚膜等体パターン、81 a、81 b、90は対向電極で、下配の一部を除いて実施例1の構成と関 様である。実施例1の構成と異なるのは、一方の対向電極を2つに分割して対向電極81 a、81 bとしたコンデンサ層31とし、図8に示す2個のコンデンサC2、C3を形成する水型のLCフィルタを構成するように配置されている点にある。

【0022】上記のように構成されたチップEM1フィルタの製造方法は、対向電極81a,81bのパターン形が異なるだけで、実施例1の製造方法と関係である。

【0023】このようにして得られたチップEMIフィルタの挿入損失一周波数特性を測定したところ、急峻なインサーションロスカーブを示し、すなわち優れたノイズ吸収特性を有していることがわかる。これは、セラミック基板10を介してインダクタ層20とコンデンサ層30が形成され、かつ対向電極81a、81bと接続された信号用の端子である信号ライン用外部電極40、50が対向して配置されているため、信号ライン用外部電極40、50間でL1と並列に余分な浮遊容量が発生しないためと考えられる。

【0024】以上のように本実施祭によれば、角板状のセラミック基板10と、このセラミック基板の一方の面にインダクタ層20、他方の面にコンデンサ層31を、信号ライン用外部電極40,50、アース用外部電極60で揺続して水型のLCフィルタ回路を構成することにより、実験性と量産性を優れたものにすることができる。特に、本実施例のチップEM1フィルタは、余分な浮遊容量が発生せず、富岡波ノイズ吸収性の優れたものである。

【0025】(実施例3)図10は本部月の第3の実施 例におけるチップEMIフィルタの一部几次射視図、図 11はその等価回路を示す図、図12はその構造説明の ための要部分解神視図である。また、図13~図15は その製造方法を説明するためのセラミック基板の平面図 である。

【0026】図10~図12において、12は半円形状の孔13を設けたセラミック基板、21はインダクタ 層、21a,21bは孔13を設けた磁性体層、32はコンデンサ層、32a,32bは孔13を設けた誘電体層、40,50は信号ライン用外部電極、60はアース用外部電極、71は波形状の厚膜媒体パターン、82,91は対向電極、85はセラミック基板12および磁性

体層21 aの孔13の側面に設けたスルー電極である。

【0027】実施列1の構成と異なる主たる点は、コンデンサC4に対応する対向電極82が半円形状の孔13のスルー電極85を介して、厚膜解体パターン71によって形成される2個の直列のインダクタL2、L3の中点に接続されてT型のLCフィルタを構成するように配置されている点にある。

【0028】以上のように構成されたチップEMIフィルタについて、図13~図15を用いてその製造方法を設明する。図13(A)に示すような半径0.2mの半円形状の孔13を端面の中央部に有して分割後の1個片が3.0×1.5mmの角板状のセラミック基板12になるように縦横に一次分割溝16と二次分割溝17を加工したアルミナ系のシート状セラミック基板14の片面に、図13(B)に示すようにNiZnCu系のフェライトを主成分とする磁性体層21aをスクリーン印刷によって形成した後、図13(C)に示すようにAg-Pd系の厚膜媒体パターン71を印刷形成すると同時に、半円形状の孔13の側面にもスルーホール印刷されて内壁にスルー電径85が形成される。

【0029】さらに、図14(A)に示すようにNiZnCu系のフェライトを主成分とする磁性体層21bを回探に印刷形成し、800℃~1200℃で1時間境成する。ついで図14(B)に示すように、シート状セラミック基板14の他方の面にAg-Pd系の厚膜等体ペーストをスクリーン印刷して対向電極82を形成すると同時に半円形状の孔13の内壁にスルー電極85が形成される。

【0030】さらに、図14(C)に示すように、マグネシウム・ニオブ酸鉛系あるいはチタン酸パリウム系の厚膜コンデンサペーストをスクリーン印刷して誘電体層32aを形成した上に、図15(A)に示すように、一部が対向電極82と重なって図11の容量C4を得るようにAB-Pd系の厚膜媒体ペーストをスクリーン印刷して対向電極91を形成した後、図15(B)に示すように、図14(C)と同様に厚膜コンデンサペーストをスクリーン印刷して誘電体層32bを形成し、これを800から1200℃で1時間境成する。

【0031】次に、シート状セラミック基板14の一次分割溝16に沿って分割した後、図15(C)に示すように、分割された両端面に厚膜媒体パターン71に接続する第1の信号ライン用外部電極40および第2の信号ライン用外部電極50をAsーPd系の厚膜媒体を550℃か5900℃で1時間提成することによって形成する。最後に二次分割溝17に沿って分割して個片にした後、対向電極91に接続するアース用外部電極60をスルー電極85と対向する端面に同様に塗布、熄成してチップEMIフィルタを完成させる。

【0032】本実施例によるT型チップEMIフィルタと従来のT型チップEMIフィルタの挿入損失一尾波数

特性を測定して比較し、図16に代表的なその関係曲線 を比較して示す。図16から本実施例によるT型EMI フィルタは急峰なカーブと深い変要特性を有しており、 優れたノイズ吸収集子であることがわかる。また、多数 の両者のチップEMIフィルタをチップマウント機によ りプリント基板上にマウントし、はんだ付けしてそれら の実践性を比較評価したところ、本実施例のチップEM Iフィルタはチップの割れ、位置ずれ、はんだ不良が皆 無であった。このように、本実施列によるチップEMI フィルタは、実験性の点で優れた効果が得られる。 【0033】なお、実施例1から実施例3において、第 面の信号ライン用外部電極40,50、アース用外部電 極60はセラミック基板10,12の分割面に塗布して 形成したが、新たに、スルーホール用の孔の内壁にスル 一印刷によって投けたスルー電極であってもよい。 ま た、信号ライン用外部電極40,50、アース用外部電 極60、厚膜導体パターン70,71、対向電極80, 81a, 81b, 82, 90, 91の各厚膜導体は、銀 系の厚膜媒体ペーストを用いて空気中で焼成したが、こ れに限ることなく、網系の厚膜導体ペーストを用いて窒 素などの非酸化性雰囲気で焼成して得ることもできる。 さらには、インダクタ暦20,21、あるいはコンデン サ暦30、31、32の上に厚膜の抵抗体を形成して L. C, Rを複合化したチップEMIフィルタを構成す ることは容易である。

[0034]

【発明の効果】以上のように本発明は、角板状のセラミック基板と、このセラミック基板の一方の面にインダクタ層、他方の面にコンデンサ層を、外部電極でこれらの層を接続してLCフィルタ回路を構成したことにより、優れた実践性とノイズ吸収性を有し、量差性の良い優れたチップEM | フィルタおよびその製造方法を実現できるものである。

【図面の簡単な説明】

【図1】本発明の第1の実施例におけるチップEM【フィルタの一部別欠終視図

【図2】同チップEMIフィルタの等価回路図

【図3】岡チップEMIフィルタの要部分解除模図

【図4】(A),(B),(C)は回チップEMIフィルタの製造工程の前半工程を設明するためのセラミック基板の平面図

【図5】(A),(B),(C)は同チップEMIフィルタの製造工程の中間工程を説明するためのセラミック 禁術の平面図

【図6】(A),(B),(C)は同チップEMIフィルタの製造工程の後半工程を説明するためのセラミック 基板の平面図

【図7】本発明の第2の実施外におけるチャプEMIフィルタの一部の欠約相図

【図8】同チップEMIフィルタの等値回路図

【図9】同チップEMIフィルタの要部分解幹規図

【図10】本発明の第3の実施研におけるチップEMIフィルタの一部切欠料理図

【図11】同チップEM!フィルタの等値回路図

【図12】 同チップEMIフィルタの要部分解料図

【図13】(A), (B), (C)は図チップEM1フィルタの勧進工程の前半工程を説明するためのセラミック基板の平面図

【図14】(A), (B), (C)は同チップEM!フィルタの製造工程の中間工程を説明するためのセラミック差板の平面図

【図15】(A), (B), (C)は周チップEMIフィルタの転貨工程の後半工程を説明するためのセラミック基板の平面図

【図16】本発明の第3の実施例におけるチップEMIフィルタと従来のチップEMIフィルタと従来のチップEMIフィルタとの挿入損失一 周波数特性を比較する特性図

【図17】従来のチップEMIフィルタの分解料図

【図18】同等個回路図

【符号の説明】

10, 12 セラミック基板

11,14 シート状セラミック基板

16 一次分割溝

17 二次分割簿

20,21 インダクタ層

20a, 20b, 21a, 21b 戰性体層

30,31,32 コンデンサ層


30a, 30b, 32a, 32b 誘電体層


40,50 信号ライン用外部電極


60 アース用外部電極


70,71 厚膜導体パターン


80, 81 a, 81 b, 82, 90, 91 対向電極











フロントページの続き

4/30

FΙ 識別記号 (51) Int.C1.5 H01G 4/12

424 301 F 8019-5E

(72)発明者 千葉 博伸 大阪府 頂市大学 頂1006番地 松下電器 產業株式会社内

技術表示箇所